High frequency power amplifier having a bipolar transistor

Patent Number:

EP1143609

Publication date:

2001-10-10

Inventor(s):

MORIZUKA KOUHEI (JP)

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO (JP)

Requested Patent: □ JP2001274636

Application

Number:

EP20010107446 20010327

Priority Number(s): JP20000089060 20000328

IPC Classification: H03F1/30

EC Classification: H03F1/30C

Equivalents:

CN1318898, TW494621, III US2001052820,

US6448859

Cited Documents:

Abstract

The object of the present invention is to provide a bipolar transistor which is excellent in uniformity of current distribution in spite of a small ballast resistance, and can constitute an amplifier showing high efficiency and low distortion with little deterioration of distortion even when a digital modulation wave is input thereto. A high frequency power amplifier of the present invention comprises a plurality of transistor blocks having a bipolar transistor, wherein each of the transistor blocks includes a resistance connected to an emitter of the bipolar transistor, a reference voltage generation circuit for generating a reference voltage as a base bias of the bipolar transistor, and a bias generation circuit connected to a base of the bipolar transistor, the bias generation circuit generating a base

bias voltage by converting the reference voltage.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-274636 (P2001-274636A)

(43)公開日 平成13年10月5日(2001.10.5)

(51) Int.Cl. [†]		戲別記号		FΙ			Ť	-73-ド(参考)
HO3F	1/32			HO:	3 F 1/32			5 F 0 O 3
H01L	21/8222				1/02			5F082
	27/06				1/52		Z	5 J O 6 9
	21/331				3/21			5 J 0 9 0
	29/73				3/68		В	5 J O 9 1
			審查請求	未請求	耐求項の数7	OL	(全 13 頁)	最終頁に続く

(21)出願番号	特顏2000-89060(P2000-89060)	(71) 出廣人	000003078			
			株式会社東芝			
(22)出願日	平成12年3月28日(2000.3.28)	東京都港区芝浦一丁目1番1号				
		(72)発明者	森塚宏平			
			神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン			
			ター内			
		(74)代理人	100064285			
			弁理士 佐藤 一雄 (外3名)			


最終頁に続く

(54) 【発明の名称】 バイポーラトランジスタを用いた高周波電力増幅器

(57)【要約】

【課題】 バラスト抵抗値が小さくても電流分布の均一性に優れ、ディジタル変調波を入力しても歪みの劣化が小さい高効率低歪みの増幅器を構成する。

【解決手段】 バイポーラトランジスタを用いた高周波電力増幅器は、少なくとも2個以上のブロック1a, 1b, 1c, 1dを備えるものであって、これらの前記ブロックの各々が、ベースバイアス電位を発生させるバイアス発生回路2a, 2b, 2c, 2dと、高周波入力用の容量素子4a, 4b, 4c, 4dと、を備える。各々のバイアス回路は、インピーダンス変換用の第2のバイポーラトランジスタと、カレントミラートランジスタよりなる温度検出用に定電流バイアスされたダイオード回路6または6a, 6b, 6c, 6dを備えている。



【特許請求の範囲】

【請求項1】少なくとも2個以上のブロックを備えるバイポーラトランジスタを用いた高周波電力増幅器であって.

前記ブロックの各々が、ベースバイアス電位を発生させるバイアス発生回路と、高周波入力用の容量素子と、を有することを特徴とするバイボーラトランジスタを用いた高周波電力増幅器。

【請求項2】前記バイアス発生回路は、ベースバイアスの基準電位を低インピーダンスに変換する回路と、高周波を阻止するために前記バイポーラトランジスタのベース端子との間に設けられた抵抗と、を備えることを特徴とする請求項1に記載のバイボーラトランジスタを用いた高周波電力増幅器。

【請求項3】前記バイアス発生回路は、ベースバイアスの基準電位がベースに接続され直流電源がコレクタに接続された第2のバイポーラトランジスタと、高周波を阻止するために前記第2のバイボーラトランジスタのエミッタと前記バイボーラトランジスタのベース端子との間に設けられた抵抗と、を備え、前記ベースバイアスの基準電位は定電流バイアスしたダイオード回路の電位により生成されていることを特徴とする請求項1に記載のバイポーラトランジスタを用いた高周波電力増幅器。

【請求項4】前記ベースバイアスの基準電位を生成する 定電流バイアスしたダイオード回路は、前記バイアス発 生回路の各々に付属して設けられ、前記ブロックの各々 に対して温度補償されたベースバイアス電位が供給され ていることを特徴とする請求項3に記載のバイポーラト ランジスタを用いた高周波電力増幅器。

【請求項5】前記高周波入力用の容量素子は、前記バイポーラトランジスタのベース端子と前記抵抗との接続点に接続されたメタル・インシュレータ・メタル容量素子を含むことを特徴とする請求項3に記載のバイポーラトランジスタを用いた高周波電力増幅器。

【請求項6】前記メタル・インシュレータ・メタル容量 素子は、高周波電力源に接続されていることを特徴とす る請求項5に記載のバイボーラトランジスタを用いた高 周波電力増幅器。

【請求項7】前記ブロックの各々にエミッタフォロワ回路よりなる前記バイアス発生回路を有し、このエミッタフォロワ回路のベース入力にベースバイアスの基準電位が与えられていることを特徴とする請求項1に記載のバイポーラトランジスタを用いた高周波電力増幅器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、バイボーラトランジスタを用いた高周波電力増幅器に係り、特にヘテロ接合型バイボーラトランジスタを用いた高効率で低歪みな高周波電力増幅器に関するものである。

[0002]

【従来の技術】近年の携帯電話機や携帯情報端末には、 1 GHz以上の周波数帯域で高効率に電力増幅を行なう トランジスタが不可欠な構成要素となってきている。こ のようなトランジスタのうち、特にガリウム砒素(以 下、GaAsと表記する)基板上に形成したヘテロ接合 バイポーラトランジスタは、高周波特性に優れていると 共に、低電圧でも高効率に動作するため、電池個数を減 らして電話機や端末を軽量化しようとする社会の要請に 合致し、注目を集めている。また、ヘテロ接合バイポー ラトランジスタは、3次歪みが小さく、高線形動作が要 求されるディジタル変調に適するという特性を有してい る。

【0003】このようにGaAs系の材料を用いたヘテ 口接合バイポーラトランジスタは原理的に優れた特性を 有するが、大きな出力電力を得ようとすると特性が劣化 してしまうことがある。これは、GaAs基板の熱伝導 率が0.4W/K/cm程度と比較的小さく(シリコン の約1/3)、出力レベルを上げると素子温度の上昇が 大きくなることに起因している。バイポーラトランジス タのベース・エミッタ間電圧を一定電圧で駆動すると、 温度上昇によってコレクタ電流が増加していくことが知 られている。したがって、電流増加によって消費電力が 増加すると、素子の温度が上昇し、これによりさらに電 流が増加するという「電流増加→電力増加→温度上昇→ 電流増加」の正帰還が発生して、大面積で複数のエミッ タフィンガーを有する高周波電力増幅器においては、電 流分布に不均一が生じるという不具合があり、最悪の場 合には熱暴走状態に陥りトランジスタが破壊されてしま うこともあった。

【0004】このような問題に対して、従来最も良く用いられてきた方法は、エミッタ抵抗またはベース抵抗を増加させ、電流上昇とベース・エミッタ間の電圧関係に負帰選作用を与えて、温度上昇による正帰選作用を相殺するバラスト抵抗を設けるバラスト抵抗法(G.Gao et al.:IEEE Trans. Electron Dev.,1991, pp185-196)である。図10にこのバラスト抵抗法を用いたヘテロ接合バイボーラトランジスタによる高周波電力増幅器の一例を示して、従来のバイボーラトランジスタを用いた高周波電力増幅器について説明する。

【0005】図10において、ベースバイアスの基準電圧を生成する基準電圧生成回路12の出力電圧は、トランジスタ11によりインピーダンス変換を行なうバイアス発生回路2を介して、高周波電力増幅を行なうトランジスタ回路10の各フィンガーとしてのバイポーラトランジスタ1a,1b,1c,1dに分配される。ベースバイアスの基準電圧は、ダイオード6の温度に応じて調整されている。これ以降の説明において、このような構成のバイアス回路をダイオードバイアス回路と呼ぶものとする。

【0006】各トランジスタ1a, 1b, 1c, 1dの

エミッタは、バラスト抵抗5a,5b,5c,5dを介して接地電極に接続されている。高周波電力は、メタル・インシュレータ・メタル(以下、Metal Insulator Metal—MIM—と略記する)容量素子4を介してトランジスタ回路10の各トランジスタ1a~1dのベースにそれぞれ接続されている。高周波電力がベースバイアス回路へ漏れるのを防止するために、インピーダンス変換用のバイボーラトランジスタ11のエミッタと高周波電力トランジスタ回路10との間に、抵抗3が接続されている。したがって、図10に示されるバイアス発生回路2は、インピーダンス変換用のバイボーラトランジスタ11と、高周波阻止用の抵抗3と、バラスト用の抵抗9とを備えている。

【0007】図11には、図10に示される従来のヘテロ接合バイボーラトランジスタを用いた高周波電力増幅器の回路構成におけるパターンレイアウトが示されており、このパターンレイアウトについては、本発明の第1の実施形態の説明箇所において本発明の第1の実施形態の実施例としての高周波電力増幅器のパターンレイアウトと比較しながら詳細に後述する。

【0008】このような構成を有するトランジスタ回路が、通常、GaAsのチップ上に集積化されていわゆるMMIC(Monolithic Microwave Integrated Circuit)を構成している。この回路構成においては、チップの温度変化はダイオード6によって検出されて、その温度に応じたバイアス電圧が高周波電力トランジスタに供

給されている。しかし、高周波電力密度が大きくなる と、高周波電力トランジスタ回路10の各フィンガート ランジスタ間に温度差が発生し、このため電流分布が不 均一になる。

【0009】特に、高周波トランジスタ回路10の中心 部では温度が上昇し易く、図10に示された例において は、フィンガートランジスタ1aと1dの電流の和より も、フィンガートランジスタ1bと1cの電流の和の方が大きくなってしまっていた。図12には、図10に示す従来のバイポーラトランジスタ回路におけるトランジスタブロックの位置とそのコレクタ電流の値とが示されている。この図に示すように中心に位置するトランジスタのコレクタ電流の値は、バラスト抵抗値が3.5 Ω のときよりも2 Ω のときに大きくばらついていることが分かる

一般的に、バラスト抵抗5a~5dを大きくすれば、熱暴走に対する耐性が向上し、電流分布の均一性も改善することができる。しかしながら、バラスト抵抗を大きくし過ぎると、トランジスタの飽和領域の電圧が上昇して効率が低下したり、利得が低下してしまうなどの不都合が生じる。

【0010】また、図10に示す従来のバイポーラトランジスタ回路でバラスト抵抗5a~5dを大きくして、 高出力トランジスタ回路10の熱暴走に対する耐性を向 上できたとしても、バイアス回路の破壊に対する耐性が 問題になることがある。これは高出力トランジスタ回路 10のコレクタに接続する外部付加抵抗が変動するなど の理由で、通常の使用状態に比べて非常に大きなコレク タ電流がトランジスタ回路10に流れるとベースバイア ス回路2のトランジスタ11が破壊されてしまうという 問題のことである。

【0011】すなわち、トランジスタ回路10の外部負荷が変動してコレクタ電流が増加すると、トランジスタ回路10のベース電流も増加してしまう。バイアス回路2のトランジスタ11には、トランジスタ回路10の全てのトランジスタ1a,1b,1c,1dのベース電流が流れるが、この電流値が大きくなりすぎると、トランジスタ11が熱暴走してしまい、トランジスタ11が破壊されてしまうことがある。

【0012】したがって、図10の従来のトランジスタ回路においては、高出力トランジスタ回路10の熱暴走に対する対策と、バイアス発生回路2のトランジスタ11の熱暴走に対する対策との両方の対策を施さねばならないという問題を抱えていた。前者の高出力トランジスタ回路10の熱暴走に対する対策として、バラスト抵抗をベース端子に接続することにより高周波電力信号から分離する方法が提案されている(W.J.Pratt; United At ates Patent No. 5,608,353)。この第2の従来例を図13に示す。

【0013】図13に示す構成においては、ベースバイアス基準電圧生成回路12の出力電位は、インピーダンス変換を行なうバイアス発生回路2を経て高周波電力増幅を行なうフィンガーとしての第1のバイボーラトランジスタ1a,1b,1c,1dのベースにバラスト抵抗7a,7b,7c,7dを介して分配されている。基準電圧生成回路12はダイオード6を備え、バイアス発生回路2はインピーダンス変換用の第2のバイボーラトランジスタ11と、このトランジスタ11のエミッタと接地間に設けられた抵抗9とを備えている。

【0014】上述の構成を有する図13の回路では、高周波電力は、MIM容量素子8a.8b,8c,8dを介して各フィンガートランジスタ1a,1b,1c,1dのベースにバラスト抵抗を介することなく供給されている。この方法においては、トランジスタの均一動作を保証するためにバラスト抵抗の値を大きくしても高周波電力は直接トランジスタのベース端子に入力されているので、図10の高周波電力増幅器の回路において問題となっていたようなトランジスタの飽和領域の電圧の上昇による効率の劣化や利得の低下などの不都合は発生せず特性が向上する。

[0015]

【発明が解決しようとする課題】しかし、CDMA (Co de Division Multiple Access―符号分割多重接続―) 変調方式などのように、変調波信号の包絡線が大きく変 化するような信号を取り扱う場合に問題が生じる。すなわち、バラスト抵抗が大きいとヘテロ接合バイボーラトランジスタの真性のベース・エミッタ間に印加される電圧に包絡線の周波数成分が重量されてキャリア周波数成分と混変調を起こし、歪みを劣化させてしまう。

【0016】図14にディジタル変調方式の信号を入力したバイボーラトランジスタのコレクタ電流を模式的に示す。ディジタル変調方式では、高周波電流の振幅も時間に依存して変化している。図13に示された第2の従来例による高周波電力増幅器の回路においては、高周波電流はベースバラスト抵抗7a,7b,7c,7dには流れないが、図14に示すような、低周波数成分である変調信号の包絡線成分はバラスト抵抗7a,7b,7c,7dを流れている。このため、バラスト抵抗が大きいヘテロ接合バイボーラトランジスタの真性のベース・エミッタ間に印加される電圧が包絡線の周波数成分により変調されてしまうことになる。

【0017】この結果、バイボーラトランジスタ1a, 1b, 1c, 1dのベース端子において、元々の変調信号と包絡線信号の2つの信号が混変調を起こして歪みを 劣化させてしまっていた。したがって、歪み成分の抑制 という観点からは、バラスト抵抗をむやみに大きくする ことができず、近年、需要の高まってきているディジタ ル変調向けの増幅器に適用できるような増幅器を構成す ることができないという問題があった。

【0018】本発明は上記問題を解決するために、バラスト抵抗値が小さくても電流分布の均一性に優れると共に、ディジタル変調波を入力しても歪みの劣化が小さい高効率低歪みの増幅器を構成することができるバイボーラトランジスタを提供することを第1の目的としている。

【0019】また、図13に示す第2の従来のバイポーラトランジスタ回路は、トランジスタ回路10のコレクタの負荷変動により大きなコレクタ電流が流れると、バイアス回路2のトランジスタ11に流れる電流が大きくなり、トランジスタ11が破壊されてしまう危険性を有するという問題は、図10に示した第1の従来例によるバイポーラトランジスタ回路と何ら変わらない。

【0020】この問題を解決するために、本発明は、高 出力トランジスタの外部負荷が変動してもバイアス回路 のトランジスタが破壊されないような増幅器の構成を提 供することを第2の目的としている。

[0021]

【課題を解決するための手段】上記目的を達成するため、本発明の基本構成に係るバイボーラトランジスタを用いた高周波電力増幅器は、少なくとも2個以上のブロックを備えるバイボーラトランジスタを用いた高周波電力増幅器であって、前記ブロックの各々が、ベースバイアス電位を発生させるバイアス発生回路と、高周波入力用の容量案子と、を有することを特徴としている。

【0022】上記基本構成を有するバイポーラトランジスタを用いた高周波電力増幅器において、前記バイアス発生回路は、ベースバイアスの基準電位を低インピーダンスに変換する回路と、高周波を阻止するために前記バイポーラトランジスタのベース端子との間に設けられた抵抗と、を備えるようにしても良い。

【0023】また、上記基本構成を有するバイボーラトランジスタを用いた高周波電力増幅器において、前記バイアス発生回路は、ベースバイアスの基準電位がベースに接続され直流電源がコレクタに接続された第2のバイボーラトランジスタと、高周波を阻止するために前記第2のバイボーラトランジスタのエミッタと前記バイボーラトランジスタのベース端子との間に設けられた抵抗と、を備え、前記ベースバイアスの基準電位は定電流バイアスしたダイオード回路の電位により生成されるようにしても良い。

【0024】上記の構成において、前記ペースバイアスの基準電位を生成する定電流バイアスしたダイオード回路は、前記バイアス発生回路の各々に付属して設けられ、前記ブロックの各々に対して温度補償されたベースバイアス電位が供給されるようにしても良い。

【0025】上記構成において、前記高周波入力用の容量素子は、前記バイポーラトランジスタのベース端子と前記抵抗との接続点に接続されたメタル・インシュレータ・メタル容量素子を含むようにしても良い。

【0026】上記構成において、前記メタル・インシュレータ・メタル容量素子は、高周波電力源に接続されていても良いる。

【0027】上記基本構成に係るバイボーラトランジスタを用いた高周波電力増幅器において、前記ブロックの各々にエミッタフォロワ回路よりなる前記バイアス発生回路を有し、このエミッタフォロワ回路のベース入力にベースバイアスの基準電位が与えられていても良い。

[0028]

【発明の実施の形態】以下、本発明に係るバイボーラトランジスタを用いた高周波電力増幅器の実施形態について、添付図面を参照しながら詳細に説明する。以下の実施形態においては、本発明をInGaP/GaAsのヘテロ接合バイボーラトランジスタを用いた2GHz帯の電力増幅器に適用した場合を例にして説明する。また、比較のために従来のバイボーラトランジスタを用いた高周波電力増幅器の例も併せて説明する。

【0029】従来の電力増幅器は、1 mm×2 mmのチップ内にそれぞれが4×30μmのサイズの32本のエミッタフィンガーを、図10に示すように配置して、線形出力30 d B mWを得ている。ここで、符号1a,1b,1c,1 dは8本のエミッタフィンガーを並列接続したトランジスタを示している。図示の位置に、ダイオードバイアス回路からなるバイアス回路2を配置して、4つのトランジスタブロック1aないし1dのそれぞれ

のベースに、直流電位を供給した。抵抗3は高周波遮断用に設けられている。高周波信号は、MIM容量4を介して4つのトランジスタブロック1a,1b,1c,1 dのベースに接続されている。

【0030】一方、本発明の第1実施形態に係るバイボーラトランジスタを用いた高周波電力増幅器は、図1に示されるように構成されている。すなわち4つの出力トランジスタ1a,1b,1c,1dのそれぞれのベース毎に、個別のダイオードバイアス回路2a,2b,2c,2dのそれぞれのブロックに近接して配置されている。具体的には、バイアス回路2a,2b,2c,2dのそれぞれを構成するインピーダンス変換用の第2のバイボーラトランジスタ11a,11b,11c,11dが、高周波阻止用の抵抗3a,3b,3c,3dをそれぞれ介して、出力トランジスタ1a,1b,1c,1dのベース側に接続されており、各々のトランジスタ1a,1b,1c,1dのベース側に接続されており、各々のトランジスタ1a,1b,1c,1dのベースにバイアス電位が供給されている。

【0031】バイアス回路2a, 2b, 2c, 2dのそれぞれを構成するインピーダンス変換用の第2のバイボーラトランジスタ11a, 11b, 11c, 11dのベースには、定電流バイアスされたダイオード回路6a, 6b, 6c, 6dよりそれぞれ構成される基準電圧生成回路12a, 12b, 12c, 12dにより生成されたベースバイアスの基準電圧が供給されている。インピーダンス変換用の第2のバイボーラトランジスタ11a, 11b, 11c, 11dのエミッタと、高周波阻止用の抵抗3a, 3b, 3c, 3dとのそれぞれの接続点と接地との間には、抵抗9a, 9b, 9c, 9dがそれぞれ設けられており、例えば1つのバイアス回路2aは、第2のバイボーラトランジスタ11aと、高周波阻止用の抵抗3aと、抵抗9aとにより構成されている。

【0032】バイボーラトランジスタの特性は、温度依存性が強く、特に定電圧バイアスすると出力電流が環境温度により大きく変動してしまうという問題がある。一方、上述したように、包絡線成分の変化が大きいディジタル変調信号を低歪みで増幅するためには、ベース電位を一定に保つことが重要である。バイアス回路2におけるダイオードバイアス回路は、ダイオード接続したトランジスタ6に一定の電流を供給し、このダイオードのベース電位をインピーダンス変換して出力トランジスタ1a、1b、1c、1dのベースへと供給している。

【0033】環境温度の変化は、ダイオード接続したトランジスタ6により検出されてバイアスポイントのコレクタ電流が変化しないように補正される。ダイオードの電位はエミッタフォロワにより低インピーダンスで高出カトランジスタに供給されているので、変調信号の包絡線の変化によるベース電位の変動は強く抑制されている。このような結果により、ディジタル変調方式にはダイオードバイアス回路やカレントミラー回路が適してい

るものと考えられている。

【0034】このダイオードバイアス回路の性質をさらに引き出すために、ICのパターンを工夫した例が図11に示されている。図11に示されるパターンレイアウトにおける各符号は図10に示された各構成要素に振られた符号と同一である。図11に示すパターンの例では、ダイオードバイアス回路の温度検出用のダイオード接続されたトランジスタ6が、1つのブロックの高出力トランジスタ1aの近傍に配置されていることが特徴である。

【0035】ディジタル変調方式の携帯電話などでは、電池寿命を延ばすために高効率な動作が期待されるB級またはAB級増幅器が用いられている。B級またはAB級増幅器においては、A級増幅器と異なり出力電力によって素子の消費電力が変化している。このため、高出力トランジスタ1a,1b,1c,1dの素子温度も出力レベルに応じて変化してしまう。

【0036】したがって、一定のバイアス電圧を高出力トランジスタ1a, 1b, 1c, 1dに与えていると、出力レベルが増加して素子温度が上昇することにより、効率が劣化してしまうことになる。図3にはこのときの状態が図示されている。すなわち、素子温度が低いときには素子の入出力特性は、符号101で示されるようになっており、B級またはAB級にバイアスポイント104を設定していても素子温度が高くなると入出力特性は符号102のように変化し、バイアスポイントがA級側にずれて符号105のようになり、電力効率が劣化してしまうことになる。

【0037】そこで、図11のバターンレイアウトに示すように、温度センスダイオード6を高出力トランジスタ1aの近傍に配置すると、素子温度の変化に応じてバイアスポイントを補正することが可能となる。すなわち、高出力トランジスタの素子温度が上昇すると温度センスダイオード6の素子温度も上昇し、高出力トランジスタに供給されるバイアス電圧を低下させることができる。このため、出力レベルによらずにB級またはAB級に近いポイントにバイアス点が設定されることになり、高効率な増幅器を構成することができる。

【0038】しかしながら、図10および図11に示す 従来のバイポーラトランジスタにおいては、案子の中心 側に設けられているトランジスタブロックの方が周辺側 に設けられているトランジスタブロックよりも温度上昇 が大きいために、周辺部のトランジスタブロックよりも 中心部のトランジスタブロックの方に流れる電流の方が 大きい傾向があった。

【0039】図12には、図10および図11に示される従来のバイポーラトランジスタの各トランジスタブロックに流れる電流分布が、エミッタフィンガー当たりのエミッタ抵抗をパラメータとして示されている。1つのフィンガー当たりのエミッタ抵抗が3.5Ωの場合に

は、電流のばらつきは15%であったが、1フィンガー当たり 2Ω にまで小さくするとバラスト抵抗としての働きが弱まって、電流のばらつきは30%と倍増してしまっていた。

【0040】さらに、図11に示すような回路パターンについての工夫を行なっても、バイアスポイントの補正は高出力トランジスタの一部の素子温度を基準にして行なうために、予想するほどには特性の向上は大きくなかった。すなわち、図11に示すように、高出力トランジスタの周辺部のブロック1aの近傍に温度センスダイオード6を配置した場合には、出力レベルが増加して素子温度が上昇すると、高出力トランジスタの中心部のブロック1b、1cに対しては、バイアスポイントがB級またはAB級からA級側にずれてしまい、電力効率が劣化する。

【0041】一方、図11とは異なり、温度センスダイオード6を高出力トランジスタの中心部側のブロック1bの近傍に配置すると、出力レベルが増して素子温度が上昇したときに高出力トランジスタの周辺部のブロック1a,1dに対してはバイアスポイントがC級側にずれてしまい歪み特性が劣化してしまっていた。

【0042】一方、図1に示す本発明の第1実施形態に係るバイポーラトランジスタを用いた高周波電力増幅器によれば、各トランジスタ1a、1b、1c、1dのブロック毎にバイアス電圧が温度補償として与えられているので、各トランジスタ間の電流の均一性が向上した。図3には、本発明の実施形態に係る構造によるトランジスタ1a、1b、1c、1dの各ブロックに流れる電流分布が、1つのエミッタフィンガー当たりのエミッタ抵抗が3・5Ωでは電流分布のばらつきは4%と大きく改善された。また、エミッタ抵抗を2Ωに通策しても、電流分布のばらつきは7%の範囲に収めることができた。

【0043】図2には、本発明の第1実施形態に係る高周波電力増幅器のパターンレイアウトの一実施例が示されている。各トランジスタブロック1a、1b、1c、1d毎に、ダイオードバイアス回路としてのインピーダンス変換回路2a、2b、2c、2dが設けられ、その中のインピーダンス変換部分としてのトランジスタ11a、11b、11c、11dと、さらにダイオード部分としての温度センスダイオード6a、6b、6c、6dが各トランジスタブロック1a、1b、1c、1dの近傍に配置されている。このような構成により、各トランジスタブロック1a、1b、1c、1d間に案子温度のばらつきが生じても、各トランジスタブロックはB級またはAB級にバイアスポイントが固定されて電力効率が向上することになる。

【0044】さらに、付随的な効果として回路における 破壊耐性の向上が認められた。多数のエミッタフィンガ ーを並列に接続したバイボーラトランジスタに過度の高 周波電力が入力されると、1本のフィンガーに全ての電 力が集中してしまういわゆる電流集中が発生する。電流 集中が発生したエミッタフィンガーの温度は非常に高く なり、多くの場合、素子破壊に至ることがある。図10 に示したような第1の従来例による高周波電力増幅器の 回路においては、DCバイアスは全て1点に束ねられ、 その後各フィンガーに分配されている。

【0045】このため、バイアス回路は全てのフィンガーにベース電流を充分に供給できる能力を備えている。したがって、高出力トランジスタのフィンガー間で電流集中が発生した場合、電流集中が発生した1本のフィンガーに充分なベース電流が供給されてしまい全ての高周波電力が1つのフィンガーに集中してしまうために容易に破壊されてしまうことになる。

【0046】図13に示す第2の従来例による回路においては、高周波電力としての例えばRF(Radio Freque ncy—無線周波数一)阻止用の抵抗7a,7b,7c,7dが各トランジスタブロック1a,1b,1c,1d または各フィンガーに直列に接続されてバラスト抵抗の役割を兼ねているので、電流集中が起きる閾値は向上している。しかし、一旦電流集中が発生すると、バイアス回路2は図10の場合と同様に電流集中を起こした1本のフィンガーに大きなベース電流を供給できるので、破壊に至ることになる。

【0047】一方、本発明の実施形態による高周波電力 増幅器によれば、バイアス回路は複数設けられているの で、各々のバイアス回路への電流供給能力は従来の回路 に比べて分割数の分だけ小さくなる。このため、電流集 中が生じるような極端なバイアス条件にさらされても、 電流集中が発生したフィンガーに供給されるベース電流 は破壊に至る程には大きくならないように設定すること ができる。

【0048】図4には、本発明の第1実施形態に係るバイボーラトランジスタを用いた高周波電力増幅器の特性図が示されている。この図4は第1の従来による回路の特性を説明した図12に対応するものであり、図4によればバラスト抵抗が2.0 Ω の場合でも3.5 Ω の場合に比べてそれほどの劣化は見られず、好ましい結果を得ることができた。

【0049】また、図5に示す表には、図1および図2にそれぞれ示したバイポーラトランジスタの2GH2の広帯域CDMA信号に対する効率が示されている。図10および図11に構成が示され、図12に特性が示された第2の従来例によるバイポーラトランジスタにおいては、フィンガー1つ当たりのエミッタ抵抗を3.5Ωから2Ωに下げると、電流分布が不均一になるため効率が35%から27%に大きく劣化した。

【0050】一方、本発明の実施形態に係るバイポーラトランジスタによれば、フィンガー1つ当たりのエミッ

タ抵抗を3.5 Ω から2 Ω に下げても、図4に示すように、電流分布の均一性が保たれるので、効率の劣化は生じない。むしろ、飽和電圧の低下と伝達コンダクタンスの上詰まりがなくなるので、効率は向上した。図5の表にも示すように、フィンガー1つ当たりのエミッタ抵抗が3.5 Ω のときには38%であるが、2 Ω の場合には43%に改善されている。

【0051】次に、バイアス回路2のトランジスタ11の電流について従来例と比較しながら本発明の実施形態を検討してみる。上述した図10に示す第1の従来例では、通常の負荷条件では電源電圧3.6Vで線形出力30dBmWを得ている。このとき、トランジスタブロック1a,1b,1c,1dので、トランジスタブロック1a,1b,1c,1dのベース電流は合計で4.5mA程度である。実際には、定常状態のバイアス電流が1.5mA程度であったので、トランジスタ11に流れる電流は6mAであった。

【0052】携帯電話等への応用では、出力アンテナの 状態により電力増幅器の負荷インピーダンスが大きく変 化することがある。負荷インピーダンスを小さくする と、トランジスタブロック1a, 1b, 1c, 1dのコレクタ電流が増加して2000mA以上に達した。この とき、トランジスタブロック1a, 1b, 1c, 1dの 電流利得は50に低下し、バイアス回路2のトランジスタ11の電流は40mA以上にもなった。このため、トランジスタ11は熱暴走を起こして破壊されてしまい、 図10に示された第1の従来例による回路では高周波電力増幅器として動作不能になった。この破壊のメカニズムは、第2の従来例による図13の回路においても同様 に発生した。

【0053】一方、図1に示された本発明の第1実施形態においては、トランジスタブロック1a, 1b, 1 c, 1 dの外部コレクタ負荷が変動することによりコレクタ電流が2000mA以上に達したときに、バイアス回路が分割されて各々のトランジスタブロック毎に個別のバイアス回路が設けられているので、トランジスタ11a, 11b, 11c, 11dに流れる電流は10mAにとどまり、バイアス回路の破壊は生じなかった。

【0054】図6は、本発明の第2実施形態に係るバイボーラトランジスタを用いた高周波電力増幅器を示している。図1の第1実施形態に係る高周波増幅器におけるダイオードバイアス回路2a,2b,2c,2dのインピーダンス変換用のトランジスタ11a,11b,11c,11dのベースには、個別の基準電圧生成回路12a,12b,12c、12dにより生成されたベースバイアスの基準電圧が供給されていたが、図6に示す第2実施形態においては、ベースバイアス用の基準電圧を共通の基準電圧生成回路12により生成して各トランジスタ11a,11b,11c,11dのベースに供給して

いる。基準電圧生成回路12は、定電流バイアスされた ダイオード回路6を備えている。

【0055】図6に示す構成によれば、1つのベースバイアスの基準電位を生成するダイオード回路6よりなる基準電圧生成回路12により決定されたバイアス電圧を複数のダイオードバイアス回路2a,2b,2c,2dのインピーダンス変換用のトランジスタ11a,11b,11c,11dから高周波電力増幅を行なうトランジスタブロック1a,1b,1c,1dの各々にそれぞれベースバイアス電圧を供給している。

【0056】図7は、図6に示される高周波電力増幅器のパターンレイアウトを示す平面図であり、図7の各構成部には図6の回路図に設けられた各構成部に付された符号と同一の符号が付されている。したがって、図6と図7の両図における同一符号は同一構成要素を示すものとして重複説明を省略する。このような図6および図7に示された第2実施形態に係る高周波電力増幅器によっても、図1および図2に示した第1実施形態による高周波電力増幅器と同様に、従来技術に比べてバイアス回路の破壊耐性を大きく改善することができる。

【0057】すなわち、高周波電力増幅器を構成するトランジスタブロック1a, 1b, 1c, 1dのコレクタ負荷が変動してコレクタ電流が大きくなり、ベース電流が増加してもバイアス回路のインピーダンス変換を行なうトランジスタ11a, 11b, 11c, 11dは、個々のトランジスタブロック1a, 1b, 1c, 1d毎に分割されているので、電流集中は発生せず破壊耐性が向上する。

【0058】なお、図6に示す第2実施形態に係るバイポーラトランジスタを用いた高周波電力増幅器においては、インピーダンス変換回路2a,2b,2c,2dをトランジスタ11a,11b,11c,11dと、そのエミッタ側にそれぞれ接続された抵抗と、により構成するものとして説明したが、本発明はこれに限定されず、トランジスタのエミッタ側に抵抗を設けないようにしても良い。

【0059】図8は、本発明の第3実施形態に係るバイボーラトランジスタを用いた高周波電力増幅器を示す回路図である。図8において、バイアス回路2a,2b,2c,2dは、それぞれエミッタフォロワ構成によるインピーダンス変換用のトランジスタ11a,11b,11c,11dのみによって構成されている。本発明は、図8に示す第3実施形態の回路のように構成することも可能であり、このような構成によってもコレクタ負荷の変動によりコレクタ電流が大きくなりベース電流が増加しても電流集中が発生せず、破壊耐性が向上するという効果を有する。また、この第3実施形態に係る高周波電力増幅器も、図9に示すようなパターンレイアウトによ

り構成することができる。図9の平面図においても、図8と同一符号を付された構成要素は、図8の回路図における構成要素に対応している。

【0060】なお、上述したこの明細書の第1ないし第3実施形態においては、何れも高出力高周波電力増幅を行なうトランジスタブロックの数を4つとして説明したが、本発明はこれに限定されず、n個(n≥2)のトランジスタブロックを有する高周波電力増幅器に適用できることは勿論である。

【0061】また、バイアス回路の実施形態としてはダイオード回路で発生した基準電位をインピーダンス変換して高周波トランジスタに供給する方式を例示したが、ダイオード回路で発生した基準電位とインピーダンス変換した出力電位の間に負帰還ループを設ける、いわゆるカレントミラー回路を採用しても上述した構成の実施形態における効果と同様の効果を得ることができ、本発明による課題を解決することができる。

[0062]

【発明の効果】バラスト抵抗値を小さくしても電流分布 の均一性に優れたバイポーラトランジスタを提供するこ とができ、高周波電力増幅器等に適用した場合に、包絡 線の変化が大きいディジタル変調波が入力されても歪み の劣化が小さく、高効率で低歪みな増幅器を提供するこ とができる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るバイポーラトランジスタを用いた高周波電力増幅器の回路を示す回路図。

【図2】本発明の第1実施形態に係る高周波電力増幅器の実施例としてのパターンレイアウトを示す平面図。

【図3】比較の対象としての従来の高周波電力増幅器の 1トランジスタブロック当たりのコレクタ電流を示す特 性図。

【図4】本発明の第1実施形態に係るバイポーラトランジスタを用いた高周波電力増幅器の特性を示す特性図。

【図5】2GHzの広帯域CDMA信号に対する効率を

本発明の第1実施形態と従来例を比較した表を示す説明 図である。

【図6】本発明の第2実施形態に係るバイポーラトランジスタを用いた高周波電力増幅器を示す回路図。

【図7】本発明の第2実施形態に係る高周波電力増幅器の実施例としてのパターンレイアウトを示す平面図。

【図8】本発明の第3実施形態に係るバイポーラトランジスタを用いた高周波電力増幅器を示す回路図。

【図9】本発明の第3実施形態に係る高周波電力増幅器の実施例としてのパターンレイアウトを示す平面図。

【図10】従来の第1例に係るバイポーラトランジスタを用いた高周波電力増幅器を示す回路図。

【図11】図10に示される従来の高周波増幅器のパターンレイアウトを示す説明図。

【図12】図10の高周波電力増幅器におけるバイポーラトランジスタの特性を比較のために示す特性図。

【図13】従来の第2例に係るバイポーラトランジスタを用いた高周波電力増幅器を示す回路図。

【図14】従来の高周波電力増幅器におけるバイボーラトランジスタのコレクタ電流と包絡線成分とを模式的示す特性図。

【符号の説明】

1a, 1b, 1c, 1d バイポーラトランジスタ (ブロック)

2a, 2b, 2c, 2d ベースバイアス回路

3a, 3b, 3c, 3d 高周波阻止用抵抗

4a, 4b, 4c, 4d MIM容量繁子


5a, 5b, 5c, 5d バラスト抵抗

6, 6a, 6b, 6c, 6d 定電流バイアスされたダイオード回路

11a, 11b, 11c, 11d インピーダンス変換 用のトランジスタ


12, 12a, 12b, 12c, 12d 基準電圧生成 回路

【図4】




【図5】

	æ	
パラスト転抗(O)	本気明の電力が率	従来例の電力効率
3,5	38%	35%
2.0	1 43%	27%




【図7】


【図10】



[図8]


【図12】






[X14]


【図9】



【図11】



【図13】



【手続補正書】

【提出日】平成12年4月7日(2000.4.7)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正内容】

【0006】各トランジスタ1a,1b,1c,1dのエミッタは、バラスト抵抗5a,5b,5c,5dを介して接地電極に接続されている。高周波電力は、メタル・インシュレータ・メタル(以下、Metal Insulator Metal—MIM—と略記する)容量案子4を介してトランジスタ回路10の各トランジスタ1a~1dのベースにそれぞれ接続されている。高周波電力がベースバイアス回路へ漏れるのを防止するために、インピーダンス変換用のバイボーラトランジスタ11のエミッタと高周波電力トランジスタ回路10との間に、抵抗3が接続されている。したがって、図10に示されるバイアス発生回路2は、インピーダンス変換用のバイボーラトランジスタ11と、高周波阻止用の抵抗3と、抵抗9とを備えている。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0026

【補正方法】変更

【補正内容】

【0026】上記構成において、前記メタル・インシュ

レータ・メタル容量素子は、高周波電力源に接続されていても<u>良い</u>。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0042

【補正方法】変更

【補正内容】

【0042】一方、図1に示す本発明の第1実施形態に係るバイボーラトランジスタを用いた高周波電力増幅器によれば、各トランジスタ1a,1b,1c,1dのブロック毎にバイアス電圧が温度補償として与えられているので、各トランジスタ間の電流の均一性が向上した。図3には、本発明の実施形態に係る構造によるトランジスタ1a,1b,1c,1dの各ブロックに流れる電流分布が、1つのエミッタフィンガー当たりのエミッタ抵抗をパラメータとして示されている。エミッタフィンガー1つ当たりのエミッタ抵抗が3.5Ωでは電流分布のばらつきは4%と大きく改善された。また、エミッタ抵抗を2Ωに小さくしても、電流分布のばらつきは7%の範囲に収めることができた。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】図3

【補正方法】変更

【補正内容】

【図3】比較の対象としての従来の高周波電力増幅器の

索子温度の変化の影響を説明する図

フロントペーシ	の続き							
(51) Int. Cl. 7		識別記	.号		FΙ			テーマコード(参考)
	1/02				H01L	27/06	101D	5J092
	1/52					29/72		
	3/21							
	3/68							
Fターム(参考)) 5F003	BB04 BE04	BE05 BF06	BJ12				
		BJ18 BJ20						
	5F082	AA21 AA31	BA31 BA35	BC03				
		BC11 BC13	BC15 FA11	GA02				
		GA04						
	5J069	AA01 AA21						
		CA36 CA57						·
		FA10 FA20						
		HA25 HA29						
		KA47 MA01	MA19 MA21	SA14				
	E 1000	TA01 TA02	4444 C400	C404				
	51090	AA01 AA21						•
		CA36 CA57 FA07 FA10						
		GNO1 HAO2						
		HA29 HA43						
•		KA47 MA01						
		SA14 TA01		45				
	5J091	AA01 AA21	AA41 CA02	CA21				
		CA36 CA57						,
		FA10 FA20	FP08 GP02	HA02				
		HA06 HA19	HA25 .HA29	HA43				
•		KA09 KA12	KA47 MA01	MA19				
		MA21 QA03	SA14 TA01	TA02				
		UW08						
	5J092	AA01 AA21	AA41 CA02	CA36				
		CA57 CA81						
•		FA20 GR04	HA02 HA06	HA19				
		HA25 HA29 I						
		KA47 MA01		QA03				
		SA14 TA01 '	TA02 VL08					